以太網(wǎng)交換機(jī)還是比較常用的，于是我研究了一下利用FPGA完美實(shí)現(xiàn)以太網(wǎng)交換機(jī)組網(wǎng)，在這里拿出來和大家分享一下，希望對大家有用。以太網(wǎng)的組網(wǎng)技術(shù)是工業(yè)市場中增長最快的技術(shù)之一。大多數(shù)工業(yè)以太網(wǎng)標(biāo)準(zhǔn)使用IEEE802.3標(biāo)準(zhǔn)以太網(wǎng)協(xié)議。

因此這些網(wǎng)絡(luò)能夠傳輸標(biāo)準(zhǔn)的網(wǎng)絡(luò)業(yè)務(wù)和實(shí)時(shí)數(shù)據(jù)。但每個(gè)標(biāo)準(zhǔn)都采用不同的技術(shù)來提供實(shí)時(shí)性能，一些采用定制硬件，一些利用定制軟件，還有的采用完全標(biāo)準(zhǔn)的以太網(wǎng)/TCP/IP實(shí)現(xiàn)。結(jié)果就出現(xiàn)了眾多不同等級性能、不同成本的互不兼容標(biāo)準(zhǔn)。

針對以太網(wǎng)協(xié)議非確定性通信時(shí)間的一個(gè)越來越普及的對策是在每個(gè)設(shè)備內(nèi)實(shí)現(xiàn)一個(gè)本地時(shí)鐘。由于大多數(shù)設(shè)備都有微處理器及(相對)高速度的時(shí)鐘，因此這種方法比較容易實(shí)現(xiàn)。若能在整個(gè)網(wǎng)絡(luò)范圍內(nèi)實(shí)現(xiàn)和保持精確的時(shí)鐘同步，同時(shí)控制整個(gè)系統(tǒng)的精確運(yùn)作時(shí)序，那么該方法的唯一限制就是通信延時(shí)以及系統(tǒng)范圍內(nèi)的時(shí)鐘同步精度。

這種系統(tǒng)控制方法不適合精確運(yùn)動控制(如對負(fù)荷不斷變化的電機(jī)轉(zhuǎn)速的精確控制)等應(yīng)用，因?yàn)樗鼈円罂刂破骱驮O(shè)備間的通信延時(shí)很短，但它對需要高度同步系統(tǒng)級控制(如速度變化)的整個(gè)系統(tǒng)(比如一家大型印刷廠或一條很長的自動化生產(chǎn)線)的精確控制很有用。如果有足夠的時(shí)間給每臺設(shè)備發(fā)一條指令，則對這種基于時(shí)鐘的控制精度的唯一制約就是系統(tǒng)范圍內(nèi)的時(shí)鐘同步精度。幾個(gè)工業(yè)網(wǎng)絡(luò)標(biāo)準(zhǔn)(不僅僅是基于互聯(lián)網(wǎng)的標(biāo)準(zhǔn))正在采用IEEE1588標(biāo)準(zhǔn)來提供這種控制能力。IEEE1588提供了高度精確的主時(shí)鐘及經(jīng)過驗(yàn)證的時(shí)鐘同步機(jī)制，可用來生成所有本地時(shí)鐘，并與主時(shí)鐘保持非常精確的系統(tǒng)級同步。

基于以太網(wǎng)的網(wǎng)絡(luò)因其低成本以及以太網(wǎng)的易于實(shí)現(xiàn)而備受青睞。以太網(wǎng)交換機(jī)是有助于發(fā)揮這些優(yōu)勢的關(guān)鍵部件，而企業(yè)系統(tǒng)也非常依賴它們實(shí)現(xiàn)高性能和易于維護(hù)的基礎(chǔ)架構(gòu)。以太網(wǎng)交換機(jī)的這一巨大企業(yè)市場意味著它們很容易實(shí)現(xiàn)，而且成本低廉，但目前市場上的大多數(shù)以太網(wǎng)交換機(jī)不是針對低延時(shí)性能或確定性路由時(shí)間設(shè)計(jì)的，因此很難用于工業(yè)環(huán)境。

IEEE1588系統(tǒng)通過檢測主機(jī)和從機(jī)間通信延時(shí)來同步主機(jī)和從機(jī)的時(shí)鐘。在主機(jī)和從機(jī)時(shí)鐘之間安放一個(gè)交換機(jī)會引入額外延時(shí)，因?yàn)橐蕴W(wǎng)交換機(jī)必須分析數(shù)據(jù)包然后再行路由。增加的延時(shí)不是好事，但對它可以進(jìn)行延時(shí)修正，所以它并非主要問題。最大的問題是，當(dāng)流量增加時(shí)，路由數(shù)據(jù)包所需的時(shí)間將急劇增加。

這是由于緩存、分析并將數(shù)據(jù)包路由至眾多目的地所需的時(shí)間引起的。這種變化極大降低了1588時(shí)鐘同步的精度，從而顯著惡化了對整個(gè)系統(tǒng)的實(shí)時(shí)控制性能。對1588主和從時(shí)鐘間延時(shí)的測量也依賴于兩個(gè)方向上通信時(shí)間的對稱，因?yàn)椴捎玫臏y量方法是統(tǒng)計(jì)一個(gè)加有時(shí)間標(biāo)記的信息由從時(shí)鐘到主時(shí)鐘再從主時(shí)鐘返回從時(shí)鐘所用的時(shí)間再除以2。在大多數(shù)以太網(wǎng)交換機(jī)和以太網(wǎng)網(wǎng)絡(luò)實(shí)現(xiàn)中，這種對稱性不太可能出現(xiàn)，從而進(jìn)一步降低了時(shí)鐘同步的精度。

不過IEEE1588標(biāo)準(zhǔn)提供了該問題的解決之道：若以太網(wǎng)交換機(jī)本身也有時(shí)鐘，則可測量數(shù)據(jù)包路由所需的時(shí)間并將其整合進(jìn)同步計(jì)算中。由于系統(tǒng)不需要這種功能，所以包含這類‘邊界’時(shí)鐘的以太網(wǎng)交換機(jī)很難看到，即使有一般也很貴，并且通常是為特定網(wǎng)絡(luò)實(shí)現(xiàn)定制的。隨著基于IEEE1588的網(wǎng)絡(luò)的迅速普及，針對如何在產(chǎn)品和網(wǎng)絡(luò)基礎(chǔ)架構(gòu)中高效且高性價(jià)比地實(shí)現(xiàn)IEEE1588功能，制造商面臨著艱巨挑戰(zhàn)。

開發(fā)定制ASIC方案是可能的，但隨著ASIC開發(fā)成本的上升以及工業(yè)以太網(wǎng)標(biāo)準(zhǔn)的迅速變化，開發(fā)此類方案速度慢、風(fēng)險(xiǎn)高且不具成本效益。也可以采用微處理器和針對特定網(wǎng)絡(luò)協(xié)議的第三方ASIC或ASSP為每個(gè)協(xié)議開發(fā)解決方案，但此舉意味著為每種網(wǎng)絡(luò)標(biāo)準(zhǔn)實(shí)現(xiàn)單獨(dú)的解決方案，這樣做同樣既昂貴又沒效率。這些解決方案還可能面臨缺少靈活性和設(shè)備很快過時(shí)的問題。目前，設(shè)計(jì)師只能通過仔細(xì)地實(shí)現(xiàn)網(wǎng)絡(luò)，盡量減少以太網(wǎng)交換機(jī)的使用，或盡量減少實(shí)時(shí)性強(qiáng)的網(wǎng)絡(luò)流量來規(guī)避上述限制。這種網(wǎng)絡(luò)隔離措施可達(dá)到對某些應(yīng)用來說能接受的性能水平，但它們難以實(shí)現(xiàn)或維護(hù)。

節(jié)省開發(fā)時(shí)間

用FPGA實(shí)現(xiàn)支持IEEE1588的以太網(wǎng)交換機(jī)是解決該問題的理想方案。Altera、國家半導(dǎo)體和MorethanIP公司各展所長，這三家公司聯(lián)合為工業(yè)以太網(wǎng)設(shè)計(jì)師提供了一個(gè)優(yōu)化的八端口交換機(jī)設(shè)計(jì)，采用該設(shè)計(jì)可使工程開發(fā)時(shí)間縮短六到九個(gè)月。開發(fā)時(shí)間上的節(jié)省將使設(shè)備制造商在產(chǎn)品上市時(shí)間上搶得先機(jī)。

具有1588定時(shí)控制和可編程上行鏈路功能的以太網(wǎng)MAC內(nèi)核和交換矩陣內(nèi)核知識產(chǎn)權(quán)(IP)是由MorethanIPGmbH開發(fā)的。MorethanIP企業(yè)系統(tǒng)還提供了可在32位AlteraNiosIIRISC處理器軟核上運(yùn)行的UDP和1588軟件協(xié)議棧。為了提供最佳的物理接口，該八端口以太網(wǎng)交換機(jī)設(shè)計(jì)選用了國家半導(dǎo)體企業(yè)系統(tǒng)的4個(gè)雙端口PHY收發(fā)器。

參考設(shè)計(jì)具有小于100ns的時(shí)鐘同步能力，可用于各種應(yīng)用。這種等級的精度對滿足工業(yè)連接所需的苛刻通信延時(shí)和服務(wù)質(zhì)量(QoS)要求來說是關(guān)鍵。目標(biāo)應(yīng)用包括采用Ethernet/IP、ProfiNet、EthernetPowerlink及其它以太網(wǎng)協(xié)議等不同工業(yè)標(biāo)準(zhǔn)的以太網(wǎng)交換機(jī)。

延長產(chǎn)品生命周期

FPGA的可編程能力是上述設(shè)計(jì)優(yōu)勢的關(guān)鍵。從單一硬件平臺出發(fā)，設(shè)計(jì)師可以很容易地實(shí)現(xiàn)支持不同工業(yè)以太網(wǎng)協(xié)議(如EtherCAT、ProfiNet等)的以太網(wǎng)交換機(jī)。該開發(fā)板可支持同一系統(tǒng)內(nèi)或來自相同以太網(wǎng)端口的不同工業(yè)以太網(wǎng)協(xié)議。

這是借助實(shí)現(xiàn)不同的媒體接入控制器(MAC)硬件模塊和嵌入式處理器軟件以支持不同以太網(wǎng)標(biāo)準(zhǔn)和IEEE1588功能來實(shí)現(xiàn)的。能方便地再利用以前設(shè)計(jì)的能力以及現(xiàn)成IP的可用性意味著與采用ASIC或ASSP器件的設(shè)計(jì)相比，基于FPGA的設(shè)計(jì)可在很短時(shí)間內(nèi)生成一個(gè)支持新特性的配置。FPGA從一個(gè)串行閃存內(nèi)加載硬件配置和嵌入式處理器軟件。在生產(chǎn)過程中甚至設(shè)備被交付到現(xiàn)場后，都可方便地通過改寫閃存內(nèi)容來改變FPGA的硬件和軟件功能。

FPGA內(nèi)的可編程硬件和軟件處理能力意味著設(shè)計(jì)師可以通過作為硬件或軟件的應(yīng)用程序來整合所需的額外功能。通過簡單地再編程FPGA就可實(shí)現(xiàn)新功能的能力是對產(chǎn)品未來的保證(如支持IEEE1588v2.0)，還能非?？焖俚貙⑿绿匦猿诗I(xiàn)給客戶。

因?yàn)镕PGA的生命周期很長，設(shè)備制造商完全不用擔(dān)心潛在的器件終息風(fēng)險(xiǎn)。由于設(shè)計(jì)是基于IP的，所以將設(shè)計(jì)移植到下一代FPGA也比較方便，從而使設(shè)計(jì)師有可能從下一代FPGA產(chǎn)品可能更低的成本或更強(qiáng)的性能方面受益。加之容易進(jìn)行現(xiàn)場升級的能力，使得FPGA實(shí)現(xiàn)成為很容易在整個(gè)產(chǎn)品周期內(nèi)獲得支持的產(chǎn)品開發(fā)的最佳方式。該參考設(shè)計(jì)采用Altera的StratixIIFPGA，允許將全部NiosII處理器代碼儲存在片上存儲器內(nèi)，不過成本更低的系統(tǒng)可以采用Altera企業(yè)系統(tǒng)的CycloneIII系列FPGA器件實(shí)現(xiàn)。