在Hot Chips大會上，PCI-SIG表示將在2017年底之前批準(zhǔn)新規(guī)范，這個規(guī)范將由0.9版本更新為1.0版本。前3代PCI-E的更新周期大約為3到4年，PCI-E3.0的***亮相是2010年，待PCI-E 4.0的發(fā)布已經(jīng)過去了7年之多。

[[201753]]

PCI-SIG將長達(dá)7年的升級周期歸咎于行業(yè)發(fā)展的停滯不前，PCI-E 3.0帶寬足以應(yīng)付目前的存儲，網(wǎng)絡(luò)，顯卡和其他設(shè)備的數(shù)據(jù)吞吐量需求。但諷刺是，過去兩年內(nèi)人工智能發(fā)展有了一個較大的飛躍，導(dǎo)致目前的PCI-E 3.0吞吐量不足，存儲設(shè)備也使用NVMe協(xié)議，走的全是PCI-E通道，網(wǎng)絡(luò)帶寬也有了更高的速度，使得PCI-E 3.0的帶寬捉襟見肘。

PCI-SIG已經(jīng)表示年底前正式版的PCI-E 4.0將會公布，PCI-E 4.0特性已經(jīng)完成，即將進(jìn)入IP復(fù)審階段。目前已經(jīng)有一些廠商推出了16GT/s的控制器，但是PCI-E 4.0規(guī)范卻是0.9版本，離最終的1.0版本仍有差距。

PCI-SIG還表示，他們正在加速開發(fā)和反饋過程，同時簡化早期規(guī)范修訂版本，以此縮短發(fā)布日期。而PCI-E 4.0其實(shí)是一個過渡版本，因?yàn)镻CI-SIG將在2019年推出速度翻倍的PCI-E 5.0規(guī)范，現(xiàn)在PCI-E 5.0規(guī)范已經(jīng)修訂到0.3版本，預(yù)計在今年第四季度公布。

目前PCI-E 4.0帶寬為64GB/s，PCI-E 5.0將會達(dá)到128GB/s，這兩個PCI-E版本依然是使用PCI-E3.0的128b/130b標(biāo)準(zhǔn)編碼方案，這種方案將節(jié)省20%的研發(fā)費(fèi)用，再進(jìn)一步編碼還能減少1.5%的開銷。

PCI-SIG定義了規(guī)范，但組織無法決定讓終端產(chǎn)品什么時候上市，而AMD和Intel才是PCI-E 4.0主要的驅(qū)動者，2020年AMD平臺就會使用上PCI-E 4.0，Intel也正在加緊部署他們的傲騰硬盤戰(zhàn)略。