Intel 去年提出了全新的六大戰(zhàn)略支柱，其中封裝(Package)也占據(jù)很重要的一個(gè)位置。多數(shù)人平常更可能更在意 xxnm 工藝，對于封裝知之甚少或者不太在意。

　　事實(shí)上，隨著半導(dǎo)體工藝的日益復(fù)雜，傳統(tǒng)單芯片封裝已經(jīng)漸漸不合時(shí)宜，性能、功耗、成本越來越不成比例，尤其是對于高性能芯片來說。

　　AMD 剛發(fā)布的第三代銳龍以及即將發(fā)布的第二代霄龍，就是這種變化的一個(gè)典型代表，都用了 chiplet 小芯片設(shè)計(jì)，將原本一個(gè)單獨(dú)的大芯片拆分開來，不同模塊做成不同的小芯片，再整合到一起。

　　Intel 也陸續(xù)推出了 EMIB 2.5D、Foveros 3D 封裝技術(shù)，前者的代表是去年集成了 Vega GPU 核心的 Kaby Lake-G，后者則會在今年底有 Lakefiled，融合 10nm、22nm。

　　昨日，Intel 又公布了三項(xiàng)全新的封裝技術(shù) Co-EMIB、ODI、MDIO，基本原則都是使用***工藝制作不同 IP 模塊，然后借助不同的封裝方式、高帶寬低延遲的通信渠道，整合在一塊芯片上，構(gòu)成一個(gè)異構(gòu)計(jì)算平臺。

　　在現(xiàn)場，Intel 還拿出了幾顆概念性的樣品，可以看出在一塊基板上都有多達(dá) 9 個(gè)裸片(Die)，且大小、功能各異，整合方式也不一樣。

　　Co-EMIB 簡單說是 EMIB、Foveros 的綜合體，可以將多個(gè) 3D Foveros 芯片互連在一起，制造更大的芯片。

　　Intel 介紹的一個(gè)示例就包含四個(gè) Foveros 堆棧，每一個(gè)都有八個(gè)小的計(jì)算芯片，通過 TSV 硅通孔與基底裸片相連，同時(shí)每個(gè) Foveros 堆棧通過 Co-EMIB 連接兩個(gè)相鄰的堆棧，HBM 顯存和收發(fā)器也是通過 Co-EMIB 組織在一起。

　　ODI 更注重互連技術(shù)，其全程就是“Omni-Directional Interconnect”，Omni-Path 正是 Intel 用在數(shù)據(jù)中心里的一種高效互連方式。

　　一如其名字中 Directional (方向性)所代表的，ODI 既可以水平互連，也可以垂直互連，而且通孔更大，所以帶寬高于傳統(tǒng) TSV，電阻和延遲則更低，此外電流還可以直接從封裝基底供給到裸片。

　　它所需要的垂直通孔通道數(shù)量也少于傳統(tǒng) TSV，因此可以減小裸片面積，可容納更多晶體管和更高性能。

　　MDIO 意思是 Multi-Die IO，也就是多裸片輸入輸出，是 AIB (高級互連總線)的進(jìn)化版，為 EMIB 提供一個(gè)標(biāo)準(zhǔn)化的 SiP PHY 級接口，可互連多個(gè) chiplet。

　　針腳帶寬從 2Gbps 提高到 5.4Gbps，IO 電壓從 0.9V 降低至 0.5V，并且號稱比臺積電最近宣布的 LIPNCON 高級的多。