【51CTO.com 綜合消息】隨著CPU技術(shù)進(jìn)入多核時(shí)代，如何有效利用多核并發(fā)運(yùn)算優(yōu)勢，提升設(shè)備的處理能力，滿足用戶對(duì)高性能的需求，已成為業(yè)界關(guān)注的焦點(diǎn)。網(wǎng)康科技產(chǎn)品經(jīng)理馮嘉祺認(rèn)為，其中的關(guān)鍵就是對(duì)軟件系統(tǒng)架構(gòu)進(jìn)行優(yōu)化，使其與多核CPU之間實(shí)現(xiàn)軟、硬件的高效配合。 

性能是處理器走向多核時(shí)代的驅(qū)動(dòng)力

自互聯(lián)網(wǎng)誕生以來，帶寬需求不斷增長的步伐從未停息，各網(wǎng)絡(luò)設(shè)備廠商不斷提升產(chǎn)品性能以抗衡網(wǎng)絡(luò)流量增加所帶來的挑戰(zhàn)。其中，CPU作為網(wǎng)絡(luò)設(shè)備的核心組件，其處理能力將直接決定設(shè)備性能的高低，因此它一直是業(yè)界關(guān)注的焦點(diǎn)。 

在單核CPU時(shí)代，處理器芯片廠商提升CPU運(yùn)算能力的主要途徑是提高主頻。作為CPU的主要性能指標(biāo)，主頻標(biāo)志著每單位時(shí)間內(nèi)CPU能夠執(zhí)行運(yùn)算指令的數(shù)量。此項(xiàng)指標(biāo)在2000年為1GHZ，2001年2GHZ，2002年達(dá)到了3GHZ。然而，主頻指標(biāo)的線性提升在2002年之后并未持續(xù)下去，Intel和AMD等著名廠商都逐漸意識(shí)到這種原始的性能優(yōu)化方式存在弊端。其中***的瓶頸在于主頻不斷攀升所引起的發(fā)熱量增長，造成芯片生產(chǎn)在增加成本的同時(shí)，性能提升卻趨于緩慢。因此，在其后的5年當(dāng)中，再?zèng)]有達(dá)到4GHZ的CPU問世。 

與此同時(shí)，互聯(lián)網(wǎng)高帶寬、大流量的發(fā)展趨勢卻不會(huì)因?yàn)镃PU技術(shù)的停滯不前而放慢腳步。網(wǎng)絡(luò)產(chǎn)業(yè)著名的“吉爾德定律”預(yù)言，在未來25年內(nèi)，網(wǎng)絡(luò)帶寬將平均6個(gè)月增長一倍。CPU即使能夠通過主頻提升實(shí)現(xiàn)性能的線性增長，根據(jù)硅芯片產(chǎn)業(yè)的“摩爾定律”，也只能做到平均18個(gè)月增長一倍，根本無法趕超網(wǎng)絡(luò)帶寬發(fā)展的速度，更何況同時(shí)還要面臨主頻線性提升的困境。

為此，處理器行業(yè)轉(zhuǎn)向新技術(shù)的開發(fā)以尋求突破，并相繼推出了FPGA（現(xiàn)場可編程門陣列）、ASIC（專用集成電路）、NP（網(wǎng)絡(luò)處理器）等類型的芯片。雖然這些處理器實(shí)現(xiàn)了性能的提升，卻存在致命的不足之處。包括因開發(fā)成本高所導(dǎo)致的價(jià)格昂貴，以硬件方式固化軟件邏輯引發(fā)的編程靈活性差、開發(fā)周期長等問題。因此，絕大多數(shù)廠商已逐漸放棄了這些技術(shù)的使用。

直到2007年，Intel首先推出多核CPU之后，處理器性能提升的問題才最終得到解決。實(shí)際上，在單核CPU時(shí)代，處理器已經(jīng)實(shí)現(xiàn)了多線程運(yùn)算，通過在邏輯上模擬出多個(gè)CPU內(nèi)核，以實(shí)現(xiàn)多任務(wù)調(diào)度和并發(fā)處理。然而，這些處理過程始終由單個(gè)CPU以線程切換的方式完成，運(yùn)算負(fù)載由單個(gè)CPU承擔(dān)。而多核CPU則是在一顆CPU內(nèi)真正意義上提供了多個(gè)獨(dú)立的邏輯運(yùn)算組件，即CPU內(nèi)核，并使各內(nèi)核通過協(xié)作方式實(shí)現(xiàn)運(yùn)算負(fù)載的均衡分配。與傳統(tǒng)的單核CPU相比，多核CPU帶來了更強(qiáng)的并行處理能力、更高的計(jì)算密度和更低的時(shí)鐘頻率，并大大減少了散熱和功耗。 

系統(tǒng)優(yōu)化是發(fā)揮多核優(yōu)勢的必經(jīng)之路

然而，CPU作為性能提升的核心組件，其架構(gòu)的變革起到的是“牽一發(fā)而動(dòng)全身”的效應(yīng)。為了緊跟多核CPU時(shí)代的步伐，網(wǎng)絡(luò)設(shè)備廠商所要面臨的是軟件系統(tǒng)架構(gòu)優(yōu)化所帶來的挑戰(zhàn)。其核心是并行運(yùn)算，即通過同時(shí)調(diào)度多個(gè)CPU內(nèi)核共同執(zhí)行運(yùn)算處理，發(fā)揮集群優(yōu)勢，實(shí)現(xiàn)運(yùn)算負(fù)載在多個(gè)內(nèi)核之間的平均分配及任務(wù)調(diào)度。如果繼續(xù)沿用單核CPU時(shí)代的軟件系統(tǒng)設(shè)計(jì)思路，則CPU負(fù)載將繼續(xù)由單個(gè)CPU核心運(yùn)行，無法實(shí)現(xiàn)負(fù)載在多個(gè)核心之間的動(dòng)態(tài)分配，多核并行運(yùn)算的優(yōu)勢將無從發(fā)揮。

舉例來說，對(duì)于一臺(tái)配備多核CPU的網(wǎng)絡(luò)設(shè)備，如果按照單核時(shí)代的思路進(jìn)行軟件設(shè)計(jì)，則每個(gè)內(nèi)核只對(duì)應(yīng)處理一個(gè)網(wǎng)口的數(shù)據(jù)包。也就是說，其它內(nèi)核資源將處于空閑狀態(tài)，對(duì)該網(wǎng)口的數(shù)據(jù)包沒有任何貢獻(xiàn)。如果在高流量的網(wǎng)絡(luò)條件下，負(fù)責(zé)網(wǎng)口數(shù)據(jù)包處理的CPU內(nèi)核會(huì)不堪重負(fù)，而其它空閑的內(nèi)核卻袖手旁觀。

因此，只有通過軟件系統(tǒng)優(yōu)化，才能有效發(fā)揮多核并行運(yùn)算的優(yōu)勢，使網(wǎng)絡(luò)設(shè)備的處理性能得到實(shí)質(zhì)性的提升。 

網(wǎng)康“多核并行優(yōu)化技術(shù)”激發(fā)多核CPU性能

我們知道，網(wǎng)絡(luò)設(shè)備對(duì)數(shù)據(jù)包的處理是在協(xié)議棧中完成的。所謂協(xié)議棧，是根據(jù)OSI體系模型劃分的各層協(xié)議的總和，它形象的反映了數(shù)據(jù)在網(wǎng)絡(luò)中的傳輸過程，圍繞多個(gè)處理核心并行運(yùn)算的實(shí)現(xiàn)。網(wǎng)康科技公司對(duì)協(xié)議棧底層行為進(jìn)行了深入研究，提出了具有專利權(quán)的“多核并行優(yōu)化技術(shù)”。

此項(xiàng)技術(shù)主要是按照邏輯功能對(duì)協(xié)議棧處理流程進(jìn)行了一系列優(yōu)化，并結(jié)合多個(gè)CPU處理核心的硬件特性，創(chuàng)造性地將處理核心與協(xié)議棧進(jìn)行邏輯綁定，從而使協(xié)議棧的多核并行功能應(yīng)運(yùn)而生。

網(wǎng)康科技這種獨(dú)有的協(xié)議棧并發(fā)處理技術(shù)，能夠?qū)⑷蝿?wù)負(fù)載在多個(gè)CPU處理核心之間實(shí)現(xiàn)動(dòng)態(tài)均衡，使各個(gè)處理核心各司其職，接收、處理、分析、控制、整型、發(fā)送等處理過程環(huán)環(huán)相扣，緊密配合，實(shí)現(xiàn)了多協(xié)議棧的并行處理，極大的加快了包處理速度，并且充分合理的利用了硬件資源，使設(shè)備的整體性能發(fā)揮到***。

目前，網(wǎng)康“多核并行優(yōu)化技術(shù)”已申請(qǐng)相關(guān)專利，并在ITM系列智能流控產(chǎn)品以及ICG系列互聯(lián)網(wǎng)控制網(wǎng)關(guān)產(chǎn)品中得到了成功應(yīng)用，極大提高了多核CPU的并發(fā)運(yùn)算性能，充分滿足了用戶在實(shí)際使用中對(duì)高性能的需求。