HART通訊模塊的改造對智能設(shè)備的影響很大。前面我們針對一款智能設(shè)備的HART協(xié)議通訊原理進行了分析。那么我們也可以看出，HART協(xié)議在通訊中的重要地位。那么我們接下來再繼續(xù)探討一下有關(guān)內(nèi)容。對于一些HART協(xié)議規(guī)定的與變送器動態(tài)變量運算､輸出無關(guān)的管理信息等通訊參數(shù),HART通訊模塊可以獨立處理,無需啟動雙CPU之間的數(shù)據(jù)傳遞｡一些必需雙CPU數(shù)據(jù)傳遞的變送器參數(shù)在下面列出:測量動態(tài)變量(包括主變量､輸出電流數(shù)值等)､量程､輸出阻尼､傳感器線性化參數(shù)等｡對于不同種類的變送器,需要傳遞的數(shù)據(jù)也有很大的不同,多則數(shù)十個,少則幾個｡

用于實現(xiàn)雙CPU之間串行數(shù)據(jù)傳遞的方法有很多,本文介紹一種適用于我們需要的主從式數(shù)據(jù)傳遞模式｡

數(shù)據(jù)傳遞功能:

主CPU讀取從CPU指定參數(shù)(在物理上可以表現(xiàn)為存儲空間地址)的數(shù)據(jù),或者將數(shù)據(jù)寫入從CPU的指定參數(shù)｡

通信接口:

兩塊CPU之間通過四根口線連接,分別定義為:CLK､DATA1､DATA2､CONTROL;主CPU全部采用普通I/O口線,從CPU除去CLK應用外部中斷口線外,其他三根口線也均使用普通I/O口線｡主CPU按某一周期中斷從CPU,從CPU接收中斷信號,并做相應處理｡

數(shù)據(jù)傳遞時序:

假設(shè)從CPU的時鐘頻率為1.8432MHZ,T2的最小值為248微妙;T1+T2的最小值為 312.5 微妙｡

為確保數(shù)據(jù)傳遞的可靠性,主CPU向從CPU寫入數(shù)據(jù)時,可以通過先寫入,后讀出,比較數(shù)據(jù)是否相同;主CPU由從CPU讀出數(shù)據(jù),可以連續(xù)讀取兩次,比較數(shù)據(jù)是否相同｡若不同,則連續(xù)執(zhí)行寫入或者讀出操作｡#p#

總之,通過上面談到的HART通訊模塊與信號采集處理模塊之間CPU數(shù)據(jù)傳遞的模式對現(xiàn)有的普通智能變送器進行HART通訊模塊的改造,只需要對原智能變送器的電子板做微小的改動,實現(xiàn)周期短,可以比較快的將新產(chǎn)品推向市場｡當然,在實際改造過程中,也有許多的具體問題需要仔細考慮,如信號采集處理模塊的功耗､雙方數(shù)據(jù)傳遞的具體參數(shù)定義等｡這時,只能根據(jù)實際情況把握｡