PCIe 4.0規(guī)范2017年就已經(jīng)完成了，不過(guò)直到AMD的7nm銳龍3000系列上才有消費(fèi)級(jí)平臺(tái)支持，此前只有超算、企業(yè)級(jí)高速存儲(chǔ)、網(wǎng)絡(luò)設(shè)備等產(chǎn)品才使用了PCIe 4.0技術(shù)。雖然PCIe 4.0里普及還早，但是PCI-SIG組織早就開(kāi)始制定更快的PCIe 5.0了，信號(hào)速率相比目前的16GT/s翻倍到了32GT/s，帶寬可達(dá)128GB/s，今天公布了0.9版規(guī)范，1.0版規(guī)范預(yù)計(jì)在今年Q1季度完成。

[[255995]]

PCIe推進(jìn)組織PCI-SIG今天批準(zhǔn)了PCIe 5.0的0.9版規(guī)范，這意味著離正式版規(guī)范不遠(yuǎn)了，很快就能開(kāi)始上市終端設(shè)備了。通常來(lái)說(shuō)，在0.4版規(guī)范時(shí)廠商可以開(kāi)始設(shè)計(jì)終端產(chǎn)品，0.9版規(guī)范時(shí)會(huì)發(fā)布產(chǎn)品。

與以往的標(biāo)準(zhǔn)規(guī)范相比，PCIe 4.0規(guī)范來(lái)的比較晚，2010年就推出PCIe 3.0規(guī)范了，與PCIe 4.0的引入時(shí)間間隔了7年，所以PCIe 4.0規(guī)范的壽命可能會(huì)很短，特別是一些供應(yīng)商已經(jīng)開(kāi)始設(shè)計(jì)PCIe 5.0 PHY物理層設(shè)備了。

PCI-SIG組織希望兩個(gè)標(biāo)準(zhǔn)能夠共存一段時(shí)間，PCIe 5.0主要用于吞吐量要求更高的高性能設(shè)備，比如用于AI的GPU、網(wǎng)絡(luò)設(shè)備等等，這意味著PCIe 5.0更可能出現(xiàn)在數(shù)據(jù)中心、網(wǎng)絡(luò)及HPC環(huán)境中，而臺(tái)式機(jī)等對(duì)帶寬需求沒(méi)那么強(qiáng)烈的設(shè)備可以使用PCIe 4.0。

對(duì)于PCIe 5.0，其信號(hào)速率從PCIe 4.0的16GT/s提升到了32GT/s，依然使用128/130編碼方式，x16帶寬從64GB/s提升到了128GB/s。

除了帶寬翻倍之外，PCIe 5.0還帶來(lái)了其他變化，改變了電氣設(shè)計(jì)以改善信號(hào)完整性，向后兼容PCIe等等。此外，PCIe 5.0還設(shè)計(jì)了新標(biāo)準(zhǔn)，減少了延遲，降低了長(zhǎng)距離傳輸中的信號(hào)衰減。

PCI-SIG組織預(yù)計(jì)今年Q1季度完成1.0版規(guī)范制定，不過(guò)他們能制定標(biāo)準(zhǔn)，但無(wú)法控制終端設(shè)備何時(shí)推向市場(chǎng)，預(yù)計(jì)首批PCIe 5.0設(shè)備會(huì)在今年亮相，2020年才會(huì)有更多產(chǎn)品出現(xiàn)。