說起內(nèi)存參數(shù)，大家肯定多知道容量、頻率，甚至是電壓、顆粒來源等，但和頻率一樣決定了內(nèi)存性能高低的時序(也常說延遲)，卻往往容易被忽視。

[[333611]]

今天，影馳就內(nèi)存時序做了一個簡單的科普，一起來了解下。

內(nèi)存頻率是一個數(shù)字，而內(nèi)存時序則是一大串?dāng)?shù)字，最常用的就有4個，表述的時候中間用破折號隔開，例如16-18-18-38。

這些數(shù)字都表示延遲，也就是內(nèi)存的反應(yīng)時間。當(dāng)內(nèi)存接收到CPU發(fā)來的指令后，通常需要幾個時鐘周期來處理它，比如訪問某一塊數(shù)據(jù)，這就對應(yīng)時序參數(shù)。

當(dāng)然了，這個處理時間越短，內(nèi)存性能越好。

內(nèi)存時序4個數(shù)字對應(yīng)的參數(shù)分別為CL、tRCD、tRP、tRAS，單位都是時間周期，也就是一個沒有單位的純數(shù)字。

CL(CAS Latency)：列地址訪問的延遲時間，是時序中最重要的參數(shù)

tRCD(RAS to CAS Delay)：內(nèi)存行地址傳輸?shù)搅械刂返难舆t時間

tRP(RAS Precharge Time)：內(nèi)存行地址選通脈沖預(yù)充電時間

tRAS(RAS Active Time)：行地址激活的時間

看完感覺更懵圈了?沒關(guān)系，給你舉個例子。

我們可以把內(nèi)存存儲數(shù)據(jù)的地方想象成下面這樣，每個方格都存儲著不同的數(shù)據(jù)。CPU需要什么數(shù)據(jù)，就向內(nèi)存發(fā)來相應(yīng)的指令，比如想要的位置是C4。

內(nèi)存收到CPU的指令之后，要先確定數(shù)據(jù)具體在哪一行，時序的第二個參數(shù)tRCD就代表這個時間，意思就是內(nèi)存控制器接收到行的指令后，需要等待多長時間才能訪問這一行。

由于每一行都有多個數(shù)據(jù)，內(nèi)存并不能哪一個才是CPU需要找的，所以tRCD只是一個估值，這也就是為什么小幅改動這個數(shù)值，并不會顯著改變內(nèi)存的性能。

內(nèi)存確定了數(shù)據(jù)所在的行之后，要想找出數(shù)據(jù)，還得確定列。時序的第一個數(shù)字也就是CL(CAS)，就表示內(nèi)存確定了行數(shù)之后，還得等待多長時間，才能訪問具體的列數(shù)(時間周期)。

行列必然產(chǎn)生交點(diǎn)，也就是說確定了行數(shù)和列數(shù)之后，就能準(zhǔn)確找到目標(biāo)數(shù)據(jù)，所以CL是一個準(zhǔn)確的值，任何改動都會影響目標(biāo)數(shù)據(jù)的位置，所以它在時序當(dāng)中是最關(guān)鍵的一個參數(shù)，對內(nèi)存性能的發(fā)揮著舉足輕重的作用。

內(nèi)存時序的第三個參數(shù)tRP，就是如果我們已經(jīng)確定了一行，還要再確定另外一行所需要等待的時間(時間周期)。

第四個參數(shù)tRAS，可以簡單理解成內(nèi)存寫入或者讀取數(shù)據(jù)的一個時間，它一般接近于前三個參數(shù)的總和。

所以，在保障穩(wěn)定性的前提下，內(nèi)存時序越低越好，而高頻率和低時序是個矛盾體，一般頻率上去了，時序就得有所犧牲，要想足夠低的時序，頻率又很難拔高。

那么，時序?qū)?nèi)存性能的影響到底有多大呢?

我們做了一個測試，保持內(nèi)存頻率不變，可以看到，內(nèi)存的性能隨著時序的變小而不斷變強(qiáng)。

另外，時序改變后，內(nèi)存延遲的變化比內(nèi)存讀寫速度的變化更加明顯，這也說明時序?qū)?nèi)存的影響，更側(cè)重在延遲方面。

現(xiàn)在，你懂了嗎?