歐洲處理器計(jì)劃 (EPI) 已成功完成其第一個(gè)為期三年的階段，為超級計(jì)算機(jī)和汽車提供多核芯片設(shè)計(jì)。

該項(xiàng)目突出了 Rhea 通用處理器從 ARM 向 RISC-V 的轉(zhuǎn)變、RISC-V 加速器概念驗(yàn)證和用于汽車應(yīng)用的嵌入式高性能微控制器。

該項(xiàng)目有來自10個(gè)歐洲國家的28個(gè)合作伙伴，旨在使歐盟在高性能計(jì)算(HPC)芯片技術(shù)方面實(shí)現(xiàn)獨(dú)立。

第一階段 SGA1 的成功完成，為該項(xiàng)目的第二部分鋪平了道路，該項(xiàng)目將于 2022 年 1 月啟動(dòng)。

[[441943]]

通用處理器 (GPP) 的初始設(shè)計(jì)稱為 Rhea，在 Linley 會(huì)議上描述了 72 個(gè) ARM Zeus 處理器。

法國超級計(jì)算機(jī)制造商 Atos 是通用處理器 (GPP) 流的主要合作伙伴，與 SiPearl 合作。他們定義了 Rhea 的架構(gòu)規(guī)范，它現(xiàn)在有 29 個(gè)內(nèi)核，使用 RISC-V 開放指令集架構(gòu)，并且在仿真中處于 RTL 級別，而不是在硅中實(shí)現(xiàn)。該設(shè)計(jì)旨在用于 2023 年的超級計(jì)算機(jī)設(shè)計(jì)。

該項(xiàng)目表示：“憑借 29 個(gè) RISC-V 內(nèi)核，SiPearl 用于設(shè)計(jì) Rhea 的 Arm Neoverse V1 架構(gòu)將為 HPC 應(yīng)用程序提供有效、可擴(kuò)展和可定制的解決方案。” “架構(gòu)決策是遵循協(xié)同設(shè)計(jì)方法并通過分析高級知識產(chǎn)權(quán) (IP) 塊的性能而做出的。

SiPearl 還優(yōu)化了可擴(kuò)展的片上網(wǎng)絡(luò) (NoC)，以實(shí)現(xiàn)內(nèi)核、加速器、輸入/輸出 (IO) 和共享內(nèi)存資源之間的高頻、高帶寬數(shù)據(jù)傳輸。”

“我們?yōu)槔脷W洲大學(xué)和行業(yè)領(lǐng)導(dǎo)者獨(dú)家構(gòu)建和部署的尖端技術(shù)和 IP 成功設(shè)計(jì)強(qiáng)大的 GPP 感到自豪。我們有信心，我們很快就會(huì)證明這個(gè) GPP 在實(shí)現(xiàn)歐洲百億億級計(jì)算機(jī)器方面的重要作用，這是世界期待的 HPC 領(lǐng)域的下一個(gè)突破，”Atos 的 Stream 負(fù)責(zé)人 Emmanuel Ego 說。

“隨著 Rhea 處理器的發(fā)布，我們都將為確保歐洲在 HPC 應(yīng)用(例如個(gè)性化醫(yī)療、氣候建模和能源管理)方面的主權(quán)做出貢獻(xiàn)。” – SiPearl 的創(chuàng)始人兼首席執(zhí)行官 Philippe Notton 說。

就 GPP 性能而言，內(nèi)存控制器是最關(guān)鍵的 IP 之一。為了幫助評估架構(gòu)選擇，CEA 開發(fā)了一個(gè)帶有特定儀器的完整仿真平臺，用于分析驅(qū)動(dòng)高帶寬 HBM2E 存儲(chǔ)器的控制器效率。由于對所有內(nèi)存命令和數(shù)據(jù)進(jìn)行解碼和跟蹤，該平臺允許對內(nèi)存設(shè)備接口進(jìn)行有效分析。HBM2E 子系統(tǒng)使用針對不同流量形狀的多個(gè)隨機(jī)和指令模式進(jìn)行仿真，并涉及所有控制器功能以保持 HBM2E 效率。

該流還設(shè)計(jì)了許多最先進(jìn)的嵌入式安全功能和關(guān)鍵技術(shù)。其中包括由 ProvenRun 開發(fā)的獨(dú)立安全管理系統(tǒng) (SMS) 安全 IP，為 HPC 和邊緣處理器提供高級、通用標(biāo)準(zhǔn)認(rèn)證的主權(quán)安全 IP。

比薩大學(xué)貢獻(xiàn)了一組加密 IP，稱為“Crypto Tile”，由 SiPearl 集成到 Rhea GPP 中。這為硬件安全模塊提供了針對高端對稱(具有九種密碼模式的 AES)、非對稱(ECC、ECDSA、ECIES、ECDH)和散列 (SHA2/SHA3) 加密的完整安全服務(wù)，提供了幾個(gè)數(shù)量級的吞吐量增加并且與軟件解決方案相比降低了能源成本。

Crypto Tile 還包括安全密鑰存儲(chǔ)和安全 IP 配置、側(cè)信道攻擊保護(hù)、片上真隨機(jī)數(shù)生成 (TRNG)、Linux 內(nèi)核驅(qū)動(dòng)程序支持、最大安全級別的極端密鑰長度和高速 en(de)得益于面向 DMA 和 Arm 或 RISC-V 可編程內(nèi)核的基于 AXI4 的接口，從而提高了加密吞吐量。由于Crystals Kyber 和 Dilithium 等 Lattice 算法的實(shí)時(shí)實(shí)現(xiàn)，還提供了后量子加密支持。

歐洲處理器加速器 (EPAC) 測試芯片概念驗(yàn)證使用開源指令集架構(gòu) (ISA) 確保不受專有許可和出口限制的影響，有助于擴(kuò)展 RISC-V 生態(tài)系統(tǒng)并添加到 LLVM 編譯器數(shù)據(jù)庫。

EPAC 系統(tǒng)和 FPGA 軟件開發(fā)工具充分利用 Linux 操作系統(tǒng)，并為社區(qū)提供補(bǔ)丁、設(shè)備驅(qū)動(dòng)程序以及 OpenMP 和 MPI 等流行開源 HPC 軟件包的附加功能。此外，STX(模板/張量加速器)等硬件部分是使用圍繞 PULP 平臺獲得許可的開源方法開發(fā)的。

“EPI 中的加速器流有力地證明了 RISC-V 矢量方法具有改變高性能計(jì)算領(lǐng)域的潛力，歐洲設(shè)計(jì)的架構(gòu)能夠在低能耗預(yù)算下提供高性能，”Stream Leader Jesús Labarta 評論道(巴塞羅那超級計(jì)算中心)。“這項(xiàng)工作還體現(xiàn)了歐洲開放科學(xué)與合作的傳統(tǒng)。歐洲各地的合作伙伴聯(lián)手創(chuàng)造了任何單一組織都無法單獨(dú)實(shí)現(xiàn)的目標(biāo)。通過與開源技術(shù)和項(xiàng)目合作，EPAC 流幫助擴(kuò)展了 RISC-V 生態(tài)系統(tǒng)，使這項(xiàng)技術(shù)在未來越來越多的應(yīng)用程序中可行。”

由 BSC 和 UNIZG 設(shè)計(jì)的 EPAC 矢量處理單元 (VPU) 表明，使用 RISC-V 長矢量架構(gòu)進(jìn)行高性能計(jì)算是一種可行的方法，在低能耗預(yù)算下提供高性能，并且可以將來擴(kuò)大規(guī)模。

矢量單元由 Semidynamics 的矢量專用 Avispado RISC-V 內(nèi)核和用于節(jié)能處理的 Gazzillion Misses 技術(shù)驅(qū)動(dòng)。

由蘇黎世聯(lián)邦理工學(xué)院和弗勞恩霍夫設(shè)計(jì)的專用且靈活的基于 RISC-V 的眾核模板和張量加速器 (STX)，利用模板處理單元為機(jī)器學(xué)習(xí)和模板工作負(fù)載提供卓越的能效和可編程性。

同時(shí)，由 CEA 設(shè)計(jì)的可變精度加速器 (VRP) 提高了科學(xué)高性能計(jì)算應(yīng)用(如多物理場仿真)的效率和可靠性。

EPAC 測試芯片還包括由 FORTH 和 CHALMERS 設(shè)計(jì)的多個(gè)分布式共享 L2 緩存和一致性家庭節(jié)點(diǎn) (L2HN)，針對矢量處理單元的高帶寬要求進(jìn)行了優(yōu)化，同時(shí)提供了有助于多-核心可編程性。

所有處理單元和共享的 L2HN 組都通過高速 NoC 以模塊化方式連接，允許系統(tǒng)擴(kuò)展。該測試芯片還包括先進(jìn)的 SERDES 技術(shù)，可實(shí)現(xiàn)超高帶寬的片外和跨芯片通信。NoC 和 SERDES 均由 Extoll 設(shè)計(jì)。

用于測試 EPAC 測試芯片的 PCB(子板)是由 E4 Computer Engineering 設(shè)計(jì)和開發(fā)的。

在汽車微控制器領(lǐng)導(dǎo)者英飛凌的協(xié)調(diào)下，Automotive Stream 為可上路的自動(dòng)駕駛汽車鋪平了道路，這要?dú)w功于創(chuàng)新嵌入式高性能計(jì)算 (eHPC) 平臺和相關(guān)軟件開發(fā)套件 (SDK) 的概念驗(yàn)證. 該平臺與小型化的、為汽車量身定制的通用處理器相結(jié)合，以具有成本效益、經(jīng)濟(jì)可行和功能安全的方式滿足未來汽車對計(jì)算能力日益增長的需求。

“總的來說，這些成就證明了合作、協(xié)同作用和團(tuán)隊(duì)精神，這些都是汽車行業(yè)研究工作的特點(diǎn)”，Stream Leader Knut Hufeld(英飛凌)說。“憑借其專注于具有成本效益、安全和經(jīng)過認(rèn)證的汽車解決方案，它可以被視為歐洲處理器在 HPC 領(lǐng)域整體盈利的驅(qū)動(dòng)帶。”

主要成就在一輛獲得道路批準(zhǔn)的 BMW X5 汽車上展示，展示了開創(chuàng)性 eHPC 微控制器單元 (eHPC MCU) 的概念驗(yàn)證，該單元集成在一個(gè)專門設(shè)計(jì)的靈活模塊化計(jì)算平臺 (MCP) 中，以及多個(gè) EPI 技術(shù) IP。進(jìn)行了大量試駕以收集數(shù)據(jù)并評估涉及自動(dòng)駕駛參數(shù)的測試場景。

除其他功能外，該平臺還包括支持 AI 的集成攝像頭和 Elektrobit 雷達(dá)成像分析軟件，并為在系統(tǒng)中使用 EPI 加速器進(jìn)行了集成準(zhǔn)備。這是 Stream4 中 16 個(gè)合作伙伴密切合作的結(jié)果，旨在實(shí)現(xiàn)其指定合適的 eHPC 平臺、定義其架構(gòu)和開發(fā)必要的軟件開發(fā)工具包 (SDK) 的目標(biāo)。

英飛凌還在架構(gòu)和性能方面擴(kuò)展了汽車微控制器，使其可以作為主控器控制一個(gè)或多個(gè)加速器。相關(guān)方面是安全性、安全性、回退或減少應(yīng)用程序的冗余，就系統(tǒng)級的最高汽車安全完整性等級 D (ASIL D) 而言，這是自動(dòng)駕駛應(yīng)用程序所需的。

該平臺具有可擴(kuò)展性和開放性，適用于未來汽車版本的 EPI 通用處理器、基于 EPAC RISC-V 的加速器以及用于 eHPC 的 Kalray 大規(guī)模并行處理器陣列 (MPPA) 加速器tile(作為 IP 開發(fā))的插槽。

測試運(yùn)行表明，EPI 現(xiàn)在擁有適用于至少 4 級自動(dòng)駕駛的特定技術(shù)。

除了硬件平臺，該流還包括開發(fā)完整的軟件生態(tài)系統(tǒng)，在很大程度上基于汽車軟件專家 Elektrobit 的軟件產(chǎn)品。該領(lǐng)域還包括汽車 eHPC 平臺軟件堆棧，包括針對汽車 eHPC MCU 的經(jīng)典汽車開放操作系統(tǒng)架構(gòu) (AUTOSAR) 開發(fā)，以及針對汽車應(yīng)用至關(guān)重要的 HPC GPP 和 L4Re 管理程序(虛擬化)的自適應(yīng) AUTOSAR 開發(fā)。

為軟件鎖步共同創(chuàng)建了一個(gè)特定的概念，從而有助于整體 EPI 安全概念。

在這個(gè)三年的初始階段之后，結(jié)果和發(fā)現(xiàn)將在進(jìn)一步的項(xiàng)目中繼續(xù)進(jìn)行。

“我為 EPI 團(tuán)隊(duì)在僅僅三年的合作后取得的杰出成果感到自豪，為歐洲的技術(shù)主權(quán)鋪平了道路。盡管由于可怕的 COVID-19 大流行造成了前所未有的工作條件，但我們以有限的預(yù)算按時(shí)實(shí)現(xiàn)了目標(biāo)，這給我留下了特別深刻的印象。這為下一階段的啟動(dòng)及其成功交付歐洲百億億級系統(tǒng)的前身 EUPEX(歐洲百億億級試點(diǎn))和 TEP(歐洲試點(diǎn))項(xiàng)目的歐洲處理器和加速器創(chuàng)造了有利條件，”EPI 董事會(huì)主席 Monchalin (Atos) Eric Monchalin (Atos)。