3月3日，全球知名芯片制造商英特爾、臺(tái)積電、三星聯(lián)手芯片封測(cè)龍頭日月光，攜AMD、Arm、高通、谷歌、微軟、Meta等科技行業(yè)巨頭推出了一個(gè)全新的通用芯片互連標(biāo)準(zhǔn)：通用小芯片快連(UCle)。

該協(xié)議專為小芯片(chiplet)而設(shè)置，旨在為小芯片互連制定一個(gè)新的開放標(biāo)準(zhǔn)，簡(jiǎn)化相關(guān)流程，并且提高來(lái)自不同制造商的小芯片之間的互操作性。該標(biāo)準(zhǔn)下，芯片制造商可以在合適的情況下混合構(gòu)建芯片。

什么是小芯片?SoC的掘墓人，摩爾定律的“續(xù)命丹”

近年來(lái)，隨著探索先進(jìn)制程工藝的成本不斷提高，摩爾定律日漸走向失效。芯片制造行業(yè)的頭部廠商一直都在延續(xù)摩爾定律的道路上艱難求索。而小芯片，就是這其中的一條道路。

摩爾定律逐漸失效的原因是光掩模限制了單個(gè)芯片的最大尺寸，芯片制造商和設(shè)計(jì)者不得不用多個(gè)芯片來(lái)實(shí)現(xiàn)功能。有些情況下，甚至是多個(gè)芯片提供相同的功能。這要求芯片必須完成小型化。

此前廠商一直使用SoC(片上系統(tǒng))技術(shù)組合不同的模塊。這種技術(shù)的優(yōu)勢(shì)在于提高模塊之間通信速度的同時(shí)，還能夠做到低功耗、低成本。但近年來(lái)突破先進(jìn)制程工藝的難度和成本都在不斷上升。

一方面，技術(shù)突破已經(jīng)變得尤為艱難，在芯片制造領(lǐng)域深耕多年的英特爾，也在7nm制程技術(shù)上遭遇瓶頸。而目前掌握5nm制造技術(shù)的三星日前也遭曝光產(chǎn)品良率造假。同時(shí)，探索先進(jìn)制程的成本也在不斷上升。根據(jù)IBS首席執(zhí)行官Handel Jones的說(shuō)法，設(shè)計(jì)3nm的芯片成本以及達(dá)到了5.9億美元，而此前，設(shè)計(jì)一個(gè)28nm的芯片平均成本僅為4000萬(wàn)美元。

小芯片，顧名思義，就是用多個(gè)小芯片封裝在一起，用die-to-die(裸片對(duì)裸片)內(nèi)部互連技術(shù)，組成異構(gòu)芯片。由于小芯片的單體更小，每片圓晶的利用率得以提高，從而降低成本。并且，由于封裝了多個(gè)小芯片，可以根據(jù)需要進(jìn)行靈活組裝，從而降低功耗。

“大餅”逐漸落地，小芯片“野蠻生長(zhǎng)”

如今，小芯片技術(shù)已經(jīng)開始從理論走向?qū)嵺`，在一些頭部廠商的帶領(lǐng)下真正應(yīng)用到芯片的設(shè)計(jì)和制造中。當(dāng)初小芯片技術(shù)畫下的名為“用搭積木的方式造芯片”的大餅，如今已經(jīng)離實(shí)現(xiàn)越來(lái)越近。

AMD在2019年發(fā)布的Ryzen3000系列中部署了基于小芯片技術(shù)的Zen2內(nèi)核;英特爾則發(fā)布了集成了47個(gè)小芯片的Ponte Vecchio。我們可以看到，無(wú)論是將單片CPU拆分，還是將大量小芯片集成封裝，小芯片技術(shù)都已經(jīng)走出實(shí)驗(yàn)室，應(yīng)用到了實(shí)際生產(chǎn)中。

但小芯片技術(shù)要走向成熟，還需要面對(duì)諸多挑戰(zhàn)。

在小芯片技術(shù)中，各裸片互連必須考慮到互連接口和協(xié)議。在設(shè)計(jì)中必須要考慮到工藝制程、封裝技術(shù)、系統(tǒng)集成、擴(kuò)展等諸多復(fù)雜因素。同時(shí)，還需要滿足不同領(lǐng)域?qū)π畔鬏斔俣?、功耗等方面的要求。這使得小芯片的設(shè)計(jì)過(guò)程變得非常復(fù)雜，而其中橫在小芯片面前的最大難關(guān)來(lái)自于沒有統(tǒng)一的協(xié)議。

Marvell曾經(jīng)在2015年推出了MoChi架構(gòu)這一小芯片模型。此后Marvell就陷入了選擇接口的困難中。根據(jù)Marvell的網(wǎng)絡(luò)CTO Yaniv Kopelman說(shuō)，由于不想堆高封裝成本或是被單個(gè)供應(yīng)商綁定，他們不想使用內(nèi)插器或者InFO類型的封裝。另外，使用小芯片的時(shí)候必須在中間劃分IP，但在哪里劃分以及如何開發(fā)架構(gòu)也對(duì)最終產(chǎn)品的實(shí)現(xiàn)提出了挑戰(zhàn)。

Yaniv Kopelman總結(jié)到：“在演示中構(gòu)建IP很容易，但從演示走向生產(chǎn)還有很長(zhǎng)的路要走?！?/p>

在過(guò)去五年內(nèi)，小芯片一直是芯片設(shè)計(jì)行業(yè)中一顆耀眼的新星。越來(lái)越多的廠商開始使用小芯片，這使得它越來(lái)越普遍。制造商們希望小芯片解決芯片制造目前面臨的制造成本、擴(kuò)展性等多方面的問(wèn)題。

但由于缺少統(tǒng)一的標(biāo)準(zhǔn)，小芯片此前的協(xié)議如同混亂的“春秋戰(zhàn)國(guó)”。這樣的情況下，芯片制造商們無(wú)法實(shí)現(xiàn)他們的終極構(gòu)想：連通不同架構(gòu)、不同制造商生產(chǎn)的裸片，根據(jù)不同場(chǎng)景進(jìn)行定制。

“春秋戰(zhàn)國(guó)”終結(jié)，UCle1.0只是開始

小芯片技術(shù)一直在呼喚一個(gè)統(tǒng)一的標(biāo)準(zhǔn)。

英特爾擁有高級(jí)接口總線技術(shù)(AIB)，這是一種芯片到芯片的PHY級(jí)標(biāo)準(zhǔn)，采用模塊化設(shè)計(jì)，具有IP模塊庫(kù)。并且，英特爾免費(fèi)提供了AIB接口許可，以推廣小芯片生態(tài)。

同時(shí)能夠在小芯片上使用的并行接口標(biāo)準(zhǔn)還有臺(tái)積電的LIPINCON、OCP的BoW等。

僅僅是物理層中的并行接口標(biāo)準(zhǔn)，就已經(jīng)如此多樣，這給制造廠商帶來(lái)不小麻煩，使得小芯片生態(tài)始終難以推廣。

芯片行業(yè)正集體呼喚一個(gè)能夠使小芯片終結(jié)“春秋戰(zhàn)國(guó)”時(shí)代，做到“車同軌，書同文”的統(tǒng)一標(biāo)準(zhǔn)。

英特爾似乎一直是都是那個(gè)最有機(jī)會(huì)掃清小芯片發(fā)展障礙的公司。英特爾新任總裁Pat自2021年上任以來(lái)一直強(qiáng)調(diào)英特爾要走IDM2.0的道路，在芯片制造上繼續(xù)深耕的同時(shí)還要具有更高的開放性，這正好與小芯片技術(shù)的理念不謀而合。

在2月18日的英特爾投資者大會(huì)上，英特爾宣布將為選擇其旗下IFS服務(wù)代工的客戶提供x86架構(gòu)和其他類型內(nèi)核混搭的可能性，這以一過(guò)程中可能就會(huì)用到小芯片技術(shù)。同時(shí)英特爾還在該大會(huì)上披露正在致力于打造一個(gè)“開放、可選擇、值得信賴”的開放生態(tài)圈。這一藍(lán)圖似乎就是如今英特爾牽頭制定的UCle1.0標(biāo)準(zhǔn)的伏筆。實(shí)際上，UCle1.0標(biāo)準(zhǔn)的初始版本就來(lái)自英特爾，該標(biāo)準(zhǔn)一定程度上借鑒了英特爾曾經(jīng)提出的AIB標(biāo)準(zhǔn)。

如今這個(gè)巨頭們共同站臺(tái)的UCle1.0標(biāo)準(zhǔn)帶來(lái)的并不是技術(shù)革新，而是技術(shù)的標(biāo)準(zhǔn)化。這使得各廠商在使用小芯片時(shí)終于有了共同的規(guī)則。

UCle規(guī)范包括了物理層和協(xié)議層。在物理層上規(guī)定了小芯片之間互相通信的電氣信號(hào)標(biāo)準(zhǔn)、物理通道數(shù)量和支持的凸塊間距。而在協(xié)議層上該規(guī)范定義了覆蓋在這些信號(hào)上的更高級(jí)別協(xié)議。這一規(guī)范將使得所有在設(shè)計(jì)和制造中遵守它的小芯片能夠互連。

UCle1.0根據(jù)復(fù)雜度的不同設(shè)計(jì)了“標(biāo)準(zhǔn)封裝”和“高級(jí)封裝”兩個(gè)級(jí)別的標(biāo)準(zhǔn)。

“標(biāo)準(zhǔn)封裝”為使用傳統(tǒng)有機(jī)襯底的低帶寬器件設(shè)計(jì)，這些部件將使用16條數(shù)據(jù)通道、遵循100μm+的凸塊間距和擴(kuò)展通道長(zhǎng)度。這實(shí)際上就是在非常近的距離上在一個(gè)當(dāng)代PCle鏈路中鏈接兩個(gè)設(shè)備。

“高級(jí)封裝”中則涵蓋了EMIB和InFO等技術(shù)。并要求25μm~55μm之間的凸塊間距，同時(shí)由于更高的密度和更短的通信范圍，數(shù)據(jù)通道的數(shù)量將是標(biāo)準(zhǔn)封裝的四倍。如果使用這種標(biāo)準(zhǔn)，每秒可在1mm芯片邊緣通過(guò)的數(shù)據(jù)量可以達(dá)到1.3TB。

不僅如此，UCle實(shí)際上還可以在小芯片以外找到自己的舞臺(tái)。實(shí)際上，雖然UCle的重點(diǎn)是為小芯片提供片上互連的統(tǒng)一標(biāo)準(zhǔn)，但該標(biāo)準(zhǔn)中包含了外部互連的規(guī)定。

只要芯片制造商愿意，該規(guī)范允許使用重定時(shí)器在協(xié)議級(jí)別完成更遠(yuǎn)距離的傳輸。雖然這使得延遲和功率隨著距增加，但UCle的推廣者設(shè)想服務(wù)器用戶可能需要這種長(zhǎng)距離上的小芯片互連。

雖然UCle1.0規(guī)范的出現(xiàn)終于解決了困擾在小芯片領(lǐng)域很長(zhǎng)時(shí)間的規(guī)范混亂問(wèn)題，但它仍然只是一個(gè)開始。有人將這一標(biāo)準(zhǔn)稱為“起點(diǎn)標(biāo)準(zhǔn)”，這是由于該標(biāo)準(zhǔn)指定義了小芯片設(shè)計(jì)中的物理層和協(xié)議層，這僅僅是小芯片設(shè)計(jì)中四個(gè)方面中的兩個(gè)。行業(yè)龍頭們?nèi)匀辉趯で笮⌒酒螤钜氐确矫娴慕y(tǒng)一，以真正實(shí)現(xiàn)構(gòu)建可混合搭配的小芯片生態(tài)系統(tǒng)。

另一方面，UCle1.0標(biāo)準(zhǔn)基本只針對(duì)2D和2.5D芯片封裝做出了定義，而更先進(jìn)的3D封裝相關(guān)標(biāo)準(zhǔn)還需要等待更新。

UCle聯(lián)盟的成員們將要開發(fā)下一代UCle技術(shù)，新協(xié)議將會(huì)更加完善。雖然UCle聯(lián)盟已經(jīng)匯集了在芯片設(shè)計(jì)和制造領(lǐng)域的幾大龍頭，可以稱得上是群星薈萃。但要想這一標(biāo)準(zhǔn)走的更遠(yuǎn)，以至于實(shí)現(xiàn)芯片制造商們搭建完善的小芯片生態(tài)的構(gòu)想，還需要更多人參與到這一聯(lián)盟的建設(shè)中來(lái)。

本文轉(zhuǎn)自雷鋒網(wǎng)，如需轉(zhuǎn)載請(qǐng)至雷鋒網(wǎng)官網(wǎng)申請(qǐng)授權(quán)。