據(jù)南京大學(xué)人工智能學(xué)院網(wǎng)站報道，南大LAMDA組錢超教授團隊在DATE 2025發(fā)表的芯片設(shè)計優(yōu)化論文「Timing-Driven Global Placement by Efficient Critical Path Extraction」獲會議最佳論文獎。

電子設(shè)計自動化（Electronic Design Automation，EDA）是芯片設(shè)計的基石產(chǎn)業(yè)，被譽為「芯片之母」。

歐洲設(shè)計自動化與測試會議（Design, Automation and Test in Europe Conference，DATE）是EDA領(lǐng)域的頂級國際學(xué)術(shù)會議。

本次DATE 2025最佳論文第一作者侍昀琦、第四作者林熙、第五作者薛軻分別是南京大學(xué)人工智能學(xué)院的碩士生、本科生和博士生，錢超教授為通訊作者，論文與華為諾亞方舟實驗室合作完成。

論文：https://www.lamda.nju.edu.cn/qianc/DATE_25_TDP_final.pdf

開源：https://github.com/lamda-bbo/Efficient-TDP

在芯片設(shè)計領(lǐng)域，為多達百億量級晶體管設(shè)計最優(yōu)布局，一直是一個難解的技術(shù)難題。傳統(tǒng)的布局方法要么選擇快速但不夠精準(zhǔn)的網(wǎng)線加權(quán)方案，要么采用精確但運算量巨大的路徑優(yōu)化方法。

就像在一個擁擠的城市規(guī)劃新的交通路線,既要考慮道路長度，又要確保交通暢通，面臨精度與效率、局部與整體的沖突。這個兩難困境一直困擾著芯片設(shè)計行業(yè)。

該論文提出了一種全新的時序驅(qū)動布局方法，巧妙地將效率和精度統(tǒng)一起來：

1. 經(jīng)典開源時序分析工具OpenTimer 使用O(n^2)復(fù)雜度的算法提取top-n條時序違例路徑，且不支持基于違例端點的路徑分析。該論文針對每個違例端點提取其top-n條違例路徑，不僅能覆蓋所有時序違例端點，還將提取n條違例路徑的復(fù)雜度降至O(n)，在時序分析中能夠?qū)崿F(xiàn)6倍加速。這個創(chuàng)新方法的核心在于「智能關(guān)鍵路徑提取」技術(shù)，它能夠快速定位需要優(yōu)化的關(guān)鍵路徑，將分析速度提升了6倍。
2. 傳統(tǒng)的基于線網(wǎng)的加權(quán)方案對于高扇出線網(wǎng)經(jīng)常帶來不必要的權(quán)重，從而過度優(yōu)化許多不涉及時序違例的路徑。論文提出了基于引腳間吸引力的精確指標(biāo)，通過精確捕捉時序違例路徑上的引腳對來建模時序信息，在顯著提升時序指標(biāo)的同時，幾乎不造成整體線長的損失。
3. 常用的時序模型RC Delay Model中，線網(wǎng)延時與其長度的平方成正比。論文首次提出將引腳間歐式距離的平方作為損失函數(shù)，并在GPU上實現(xiàn)了前向、反向傳播的加速。較以往常用損失函數(shù)，在關(guān)鍵時序指標(biāo)TNS和WNS上分別提升50%和30%。

圖1：基于引腳間吸引力的時序目標(biāo)建模

論文在ICCAD-2015競賽數(shù)據(jù)集上進行了廣泛的對比，相較于最先進的開源布局算法DREAMPlace 4.0做到了全部8個芯片的顯著領(lǐng)先，特別是在TNS指標(biāo)上達到60%的平均提升。

相較于SOTA方法Differentiable-TDP和Distribution-TDP算法分別達到50%和40.5%的TNS平均提升。

圖2：時序和線長指標(biāo)的實驗結(jié)果

審稿人高度評價該工作，稱「結(jié)果令人印象非常深刻，超過了所有先進工作」（「The results are very impressive, outperforming all state-of-the-art works」），取得顯著提升（「significant improvements」）。

DATE自1994年創(chuàng)辦以來已舉辦31屆，今年將于3月31日至4月2日在法國里昂召開。DATE今年收到逾1200篇投稿，錄用率約25%，共評選出4篇最佳論文獎（獲獎率僅0.3%）。

近期，AI技術(shù)在芯片設(shè)計中的應(yīng)用受到了國際上高度關(guān)注。Google在Nature提出AlphaChip，應(yīng)用于TPU設(shè)計，而多家EDA頭部廠商也推出了AI賦能的EDA產(chǎn)品。芯片設(shè)計流程冗長復(fù)雜，存在大量復(fù)雜優(yōu)化問題。

作為人工智能的重要研究分支，演化算法受達爾文進化論啟發(fā)，通過模擬「交叉變異」和「自然選擇」行為，可用于求解機器學(xué)習(xí)中復(fù)雜優(yōu)化問題，但這類算法幾乎純粹是「啟發(fā)式」：在不少情況下有效, 但為何奏效、在何種條件下奏效卻并不清楚。

LAMDA組周志華教授帶領(lǐng)俞揚教授和錢超教授長期努力，希望能夠建立起相應(yīng)理論基礎(chǔ)，并對算法設(shè)計給出指導(dǎo)；2019年他們在Springer出版專著《Evolutionary Learning: Advances in Theories and Algorithms》，總結(jié)了他們在該方向上過去二十年的主要工作，并于2021年出版中文版《演化學(xué)習(xí)：理論與算法進展》。

基于這些長期理論研究，LAMDA組近期針對芯片設(shè)計中的復(fù)雜優(yōu)化問題設(shè)計出了多個原創(chuàng)領(lǐng)先算法，如：

• 針對芯片宏元件布局問題，該團隊在NeurIPS’23發(fā)表的工作「Macro Placement by Wire-Mask-Guided Black-Box Optimization」較Google在Nature’21提出方法的布線長度縮短80%以上，并獲得ACM SIGEVO Human-Competitive Results獎；
• 針對芯片全局布局問題，該團隊在DAC’24發(fā)表的Poster工作「Escaping Local Optima in Global Placement」通過變異算子緩解了當(dāng)前解析式布局器易于陷入局部最優(yōu)的問題，進一步提升芯片布線長度指標(biāo)15%；
• 針對芯片宏元件布局問題，該團隊在NeurIPS’24發(fā)表的工作「Reinforcement Learning Policy as Macro Regulator Rather than Macro Placer」提出了新的基于強化學(xué)習(xí)的問題建模，通過訓(xùn)練策略對已有布局進行高效微調(diào)而不是從頭擺放，保證了宏元件布局的貼邊和規(guī)整，在時序和擁塞等指標(biāo)上均取得了一致的顯著提升；
• 針對芯片宏元件布局問題，該團隊在DAC’25發(fā)表的工作「ReMaP: Macro Placement by Recursively Prototyping and Periphery-Guided Relocating」將大量專家知識引入算法，優(yōu)化了宏元件和標(biāo)準(zhǔn)元件的數(shù)據(jù)流，更加符合工業(yè)界的實際需求，較當(dāng)前最先進的開源EDA工具OpenROAD的方法，提升芯片最終時序指標(biāo)超65%；
• 若干技術(shù)在華為海思落地驗證，包括攻克華為「揭榜掛帥」難題「EDA專題難題：超高維空間多目標(biāo)黑盒優(yōu)化技術(shù)」，將芯片寄存器尋優(yōu)效率平均提升22.14倍等。

LAMDA組目前與華為正在進一步合作攻關(guān)，希望通過先進芯片設(shè)計緩解當(dāng)前先進制造工藝局限。