[[417275]]

上個月月末，英特爾進行了“工藝與封裝路線”在線直播，同時對工藝路線圖進行了更新，原10ESF改名Intel 7，原7nm改名Intel 4，7SF改名Intel 3， 5nm GAA改名Intel 20A?？雌饋砗孟窈鸵郧皼]啥變化，就是終于可以不用10nm+++來調侃英特爾的制程了，看起來簡單明晰了不少，但細看之下，是不是有種不對勁的感覺?明明還是10nm的實際節(jié)點，怎么突然就叫Intel 7了?

事實上，Intel不是第一個這么做的，而且很大程度上來講，Intel幾乎是主流芯片制造商里動作最慢的一批，而屏幕前的你們，實際上已經(jīng)被忽悠很久了。

即便你不知道CPU的完整工藝，也一定聽說過“刻蝕”“光刻”這樣的名詞，作為集成電路制造過程中最直接體現(xiàn)工藝先進程度的技術，光刻主要是對半導體晶片表面的掩蔽物(如二氧化硅)進行開孔，以便進行雜質的定域擴散的一種加工技術，而且也是最能直接體現(xiàn)工藝先進程度的技術，而光刻技術的分辨率是指光刻系統(tǒng)能分辨和加工的最小尺寸，決定了硅片上形成符合質量規(guī)范要求的最小特征圖形尺寸。

而我們平日里最關心的納米制程，用在不同的半導體元件上，又有不同的含義。對CPU來說，一般指晶體管中的最小柵極線寬。因為柵極線寬越小，那么單個晶體管的尺寸就越小，CPU die也會越小，意味著在相同的die面積下可以集成更多的晶體管，性能自然是蹭蹭地往上漲。另一方面，由于柵極線寬變小，相應地工作電壓也會變低，CPU的功耗也會隨之降，而頻率則會上升，這也就是我們平時聽的最多的幾句話：“xx納米制程，性能提升xx%，功耗降低xx%，頻率提升xx%”。

但就這幾年的情況來看，芯片制造商們的境地，似乎也能用一個流行詞來概括：內卷。

首當其沖的，就是這個納米制程。就算你對各大廠的技術細節(jié)不太了解，也一定聽過Intel 14nm+++++的傳說，從Skylake到Kaby Lake，一直磨蹭到第十代酷睿，居然還在打磨14nm工藝，簡直是匠心屆的傳奇，以至于外界一度傳出了“Intel 10納米工藝難產”之類的傳言，但事情真有這么簡單嗎?

當然沒有了。事實上真要說起來，Intel其實還挺冤的，因為他的老對頭們臺積電、三星的工藝數(shù)字，其實是經(jīng)過“修飾”的，線寬僅僅代表工藝節(jié)點，但要衡量工藝的好壞，柵極間距、鰭片間距、最小金屬間距以及邏輯單元高度都有關系。

以Intel 10nm工藝(現(xiàn)Intel 7)為例，其邏輯晶體管密度為100.8MTrfm㎡，即每平方毫米1億晶體管，而且實際節(jié)點也是規(guī)規(guī)整整的10nm，相比之下，三星的10nm實際節(jié)點是13.9，臺積電則是12.9，邏輯晶體管密度更是被吊打，三星只有51.8，臺積電稍好一些，但也只有60.3。

而順著這條線索看下去，就會發(fā)現(xiàn)很多有意思的事情，拿臺積電說，其7nm的實際節(jié)點是10.5nm，5nm的實際節(jié)點是7.7nm，3nm的實際節(jié)點則約為4.5nm，這里不談論臺積電的制程加強版，僅以初次公布制程和工藝信息時披露的消息為準。

如果你還對IBM有印象，那你也應該知道，IBM在不久之前對外公布了全球首個2nm工藝制造技術，它采用納米片堆疊的晶體管(GAA晶體管)，與7nm的技術相比，預計將帶來45%的性能提升或75%的能耗降低，而比起當前最尖端的5nm芯片，2nm芯片的體積更小、速度更快。

雖然理論上看，IBM的2nm芯片每平方毫米有大約3.33億個晶體管，但現(xiàn)如今的IBM，早已沒有了自己的晶圓業(yè)務及技術、專利，還要面臨新節(jié)點成本攀升的情況，如此看來，這個2nm，在現(xiàn)如今的情況下，也只是個吉祥物而已了。

看到這里，相信你也明白，目前半導體制程所謂的7nm、5nm早就偏離了最初的范疇，不再是嚴格意義上的線寬，此前的老實人Intel，也是迫于市場壓力，不得已跟上了“潮流”，更新了自己的工藝制程路線圖叫法。

而且，根據(jù)目前國外的一些爆料，12代的酷睿移動處理器很有可能迎來一次史詩級突破，畢竟有著11代酷睿在移動端的優(yōu)良表現(xiàn)，極大程度上印證了Intel 10ESF工藝的扎實進步。但如果你問我買哪個，我肯定會告訴你，誰性價比高就買誰啦!